虚拟现实游戏

　　随着智能科技发展，消费者对于汽车第三空间的需求、智能化体验要求提升。相较于传统燃油车，当前智能汽车的智能辅助驾驶水平高、智能座舱功能丰富，智能化程度大大提升。AI 大模型加速智能驾驶的功能迭代，实现多模态交互、人机交互更逼真，个性化用户偏好等多方面性能。为实现满足日益丰富的智能化功能，智能汽车所需的算力需求正㊣大幅提升，相关计算 芯片、储存芯片、通信芯片等全方位芯片需求均大幅提升，实现 L3 级别驾驶的电动 智能汽车总芯片数相较传统燃油车提升了 60%以上。

　　智能汽车已成为四个轮子上的超级计算机。相较于传统燃㊣油车，目前智能汽车的智能辅助驾驶水平高、智能座舱功能丰富，智能化㊣程度大大提升。AI大模型加速智能驾驶的功㊣能迭代，助力智能座舱的体验提升，实现多模态交互、人机交互✅更逼真，个性化用户偏好。为实现以上智能化功能，智能汽车搭载的芯片数量已大幅增加。计算芯片、储存芯片、通 信芯片等全方位芯片数量均有㊣所提升，智能汽车总芯片数相较传统燃油车提升了✅ 60%以上。

　　算力是未来智能汽㊣车发展的重要支撑。智能汽车中大量㊣传感器数据和通信数据处理、辅助驾驶决策、画面渲染等智能功能需要海量的算力以支撑，带来车载算力的高速增㊣长。以英伟达的车载芯片为例，2018 年英伟㊣达推出的第一代自动驾驶芯片 Parker 算力仅为 1 TOPS，但其最新的第 四代芯片THOR算力跃升至2000 TOPS，算力较第一代增长 2000%。在 汽车智能化高速发展的背景下，车载算力需求将持续显著提升。

　　随着汽车智能化发展，电气架构中 ECU 控制系统由机械控制转为电路控制。传统燃油车的三大主要部件为发动机、变速箱与底盘，控制系统也多用于发动机控制、变速箱控制等机械设备的控制。而随着汽车智能化、网联化发展，整车控制器、电机控制器以及电池管理系统为智能汽车的核心技术，电路控制逐渐成为控制系统的核心部分。

　　在电动汽车中，整车控制器（VCU）为核心电路控㊣制元件。整车控制器负责行车能量管理和制动能量回收，保障车辆的能量运用效率。除此之外，整车控制㊣器负责关键的动力控制，保障电动车✅辆正常运行。通过识别加速踏板的位置、挡位等✅驾驶员操作和电机输出转矩，协调车内电动部件，维持电车正常运行。除了能量管理与车辆运行，VCU 也可参与车 身系统、安全舒适系统等多系统控制。

　　汽车电子行业市场规模稳步上升，车载㊣电子行业占总市场份额超 1/5，随之扩张。汽车电子可分为车体电子控制系统与车载电子控制装置两大类型。其中，车载电子控制装置主要为信息娱乐与导航系统，包含车载通讯系统、音响系统、数字㊣视频系统、电子导航、GPS 定位、自动辅助驾驶等。国内的汽车电子行业市场发展潜力巨大，增速高于全球市场近 2 倍。从 2011-2019 年，国内汽车电子行业几乎均保持10%以上增速， 车载电子行业占整个汽车电子行业 21.8%的比重，规模随之不断扩张。

　　随着汽车“电动化、智能化、网联化、集成化”新四化㊣的✅发展趋势，车载电子成本占比增加，设备量✅快速上✅升。近年来，受到国家政策的重点扶持，汽车智能化程度不断加深，汽车电子行业迎来全产业链系统的升级。汽车在智能化、网联化趋势下，车载娱乐信息系统、操作系统以及自动驾驶系统等智能化系统中电子元器件数量增加，车载传感器数量上 升。预计到2030年，汽车电子成本占整车制造成本接近 50%。未来，电子软件㊣以及数字化内容将占据整车价值超过一半。

　　相较于传统燃油车，智能汽车座舱功能㊣大大丰富，中国市场智能座舱渗透率高。在传统车中，座舱仅设计为驾驶员与乘客用车乘坐的区域，更多以乘用功能为主，在此基础上进行座椅调节、加热等功能升级。当前智能汽车承载更多驾驶之外的功能，渐成为一种新的日常㊣生活场景。座舱作为乘员体验的核心环境近年正在快速智能化：根据 HIS，2021 年中 国市场智能座✅舱新车渗透率为 50.6%，并预计在 2025 年超 75%，渗透率大幅超过全球水平。

　　座舱智能化场景下，SoC 芯片需满足不同驾驶场景的需求，算力要求大幅提升。无论是大㊣模型接入座舱、多模㊣态座舱交互，还是车载大屏、车载连屏、车载 KTV、车载 VR 等应用技术创新，智能座舱提供越来越丰富、舒适和娱乐性体验，多模态、多屏幕的信息交✅互，对智能座舱的芯片算力要求大大提升。如以下几个场景均体现智能座舱的算力要求上升：

　　㊣ 摄像头数量：智能座舱下的精准分析驾驶员意图、与乘客的举动交互等智能化场景势必增加车内摄像头数量，而正常✅情况下，摄像头数量越多，算力✅要求越大；

　　 麦克风数量：智能㊣座舱功能下，更多音区的拾音，主动降噪的麦克风，单独的通信降噪等功能，麦克风数量将带来算㊣力要求提升；

　　 行为监测种类：与驾驶员、乘客的交互将涉及监测㊣㊣人员动作行为， 对不同类行为的监测将带来算法种类的提升，进而提升算力；

　　 屏幕数量：汽车上的屏幕由最初的中控一块向多块发展，副驾驶、后排乘客的屏幕数量的增✅加，屏幕之间的联动效应需求使智能座舱的算力需求提升。

　　传统汽车采用分布式电气架构，难以满㊣足智能汽车需求。分布式电气架构硬件与软件不解耦，车辆电子电气架构复杂，每个需求都需要一个单独 ECU。随着消费者需求增加，车辆功能的不断丰富，ECU 数量上升至百个。分布式架构布线复杂，数据传输效率低，整车复用率低，造成大量冗余、成本大大提升。不同 ECU 生产厂商将导致数据难以交互㊣传 输。同时，结构导致的算力分散也难以实现多传感器的数据融合处理。智能汽车上电子元件数量快速上升，分布式电子电气架构难以支撑智能化汽车的发展。

　　跨域集中架构搭建了分布式向集成式汽车电子电气架构转变的桥梁。智能汽车功能集成化发展，现应用最广泛的是域集中式的电子电气架构。跨域集中电气架构将整车划分为几个大区域，通过域控制器对这些区域分开管理。在博世㊣的五域体系㊣中，整车可被划分为动力域、底盘域、车身域、座舱域和自动驾驶域五大区域，其中动力域、底盘域和车身域因 其计算相似性，可整合✅为整车控制域。域与域之间也可通过以太网进行跨域的信息交互，实现协同处理。跨域集中架构实现了自动驾驶辅助、车身控制系统、车载娱乐与信息系统等系统区域集中化处理，显著提升㊣处理效率，减少功效冗余，更好地㊣满足智能汽车辅助驾驶、座舱功能✅丰富后的需求。

　　特斯拉在汽车电气架构转型中处于领先地位，实现跨域集中架构。特斯拉已实现域控制器的融合，由传统的分布式电子电气架构转为跨域集中式架构，运用 3 个域控制器对 DCUs㊣ 进行集中化处理，简化电子电气架 构的基础上，减少冗余，提升算力✅与效率。在数据传输总线领域，特斯 拉用 Ethernet 替代 CAN，解决了分布式架构数据传输效率低的痛点。

　　 在车载计算机集成式电气架构阶段下，所有的域处理㊣器进一步整合集中，统一融合进一台中央计算机，由其统一指挥管理。但由于动力、车身、自动驾驶域等板块执㊣行程序复杂，对执行准确㊣性、实时 ㊣性要求又较㊣高，因此域控制器仍进行辅助计算。

　　 在汽车云计✅算集成式电气架构阶段，汽车与云端进行联动，功能将转移到云端，车端计算进行车内实时的数据处理，云计算则作为车端计算的弹性补充，域控制器将完㊣全被替㊣代。在这一阶段，云端、车内的计算能力得到保障的同时，还需要进一步加强车联专用网络 的建设，已确保云㊣端连接的稳定有效。

　　电气架构向集成化发展的未来趋势带来算力进一步增长。未来的汽车电子电气架构将向集成式发展，运用一台中央计算器以及云端辅助，完成车端的大量计算。同时，车端的动力、驾驶、车身等多板块数据复杂，对数据处理的精准度、实时性㊣✅要求高，进而对智能汽车芯片算力提出更高要求。

　　在汽车智能化过程中，车载算力需求激增，而算力技术水平难以匹配。中国智能汽车市场正处于激烈竞争期，现有✅竞争者数量㊣较多、竞争强度 较大，如何紧跟汽车智能化发展趋势，更好地满足消费㊣者需求升级，实 现汽车从“交通工具”向“私人第三空间”的转变升级是各大车企的关 键。智能驾㊣驶领域、座舱域以及车载娱乐方面的功㊣能升级，都会带来车 载算力需求的爆发式增长。而车载算力芯片的技术进步却有限，未能与 激增的算力需求形成匹配。

　　自动驾驶等级重新定义，所需计算算力要求高。2020 年 3 月，中国工信部发布《汽车驾驶自动化分级》推荐性国㊣家标准报批稿，将自动驾驶分 为 L0-L5 级，共 6 个级别。不同的智能驾驶级别在车辆纵横控制、目标与时间探索响应、动态驾驶任务接管和应用场景等多个层面有所差异，并随着等级提升，自动驾驶程度逐渐加深。智能驾驶所需要的高精地图 识别、传感器数据感知识别、V2X信息通信、多类型数据✅交互处理、决策✅与规划算法等多过程处理，需要强大的计算㊣平台对海量、多类型数据进行实时的精准运算，对算力要求非常高。

　　自动驾驶等级提升推动汽车智能芯片算力指数级上升。根据地平线 级的自动㊣驾驶算力要求为 2-2.5 ㊣TOPS，L3 级✅的算力则需要达到 20-30 TOPS，L4 级的自动驾驶技术需要 200 TOPS 以上，L5 级的完全自动驾 驶阶段则至少需要 2000 TOPS。自动驾驶技术每提升一个阶段，智能芯 片的算力都需要提升数十倍量级。据 I✅ntel 推算，在 L5 完全自动驾驶阶 段，一辆智能汽车一天可生成超 4000GB 的数据，因此算力水平必须提 升，以及时处理产生的海量数据。

　　智能自动驾驶前提，ADAS 高级辅助驾驶渗透率加速上升。广义上， ADAS 辅助驾驶系统也可分为 L0-L5 这 6 个阶段，其核心为环境感知与预警提示，可视为自动驾驶的初级 L0-L2 阶段，起到驾驶辅助作㊣用，但仍✅由驾驶员主导驾驶任务。智能驾驶趋㊣势下，随着自动驾㊣驶技术不断发 展，作为自动驾㊣驶的前提，ADAS 渗透率正加速上升列车车载传感器。根据罗兰贝格， 2020 年中国 L1 级及以上 ADAS 渗透率为 43%，至 2025 年 L1 级及以 上 ADAS 在中✅国和全球的渗透率将分别提高至 70%和 86%。

　　无论是依靠纯视觉算法还是多传感器融合，ADAS 高级辅助驾驶所需算力要求均不断提升。特斯拉采用的是视觉算法路线，主要利㊣用摄像头进行图像采集、分析，成本相对较低，但对于海量数据训练和算力、算法要求更高。另一种辅助驾驶路线是利用激光雷达、超声波雷达、毫米✅波雷达等多种传感器数据融合，进行测距辅助驾驶等功能。多传感器融合 的成本✅高，但精确度也相对较高。同时，多种传感器融合设计也需要更高的算力支持，对多传感器、多源的数据进行多层次整合。

　　智能汽车算力能力提升迅速。根据 2023 年中国智驾算力排行㊣榜，第一名蔚来采用 4 颗 Orin 芯片的 ES6/7/8 的算力为 1016 TOPS，较第十名理想 L7 算力128TOPS 高出近 9 倍。算力排名前三的蔚来 ES6/7/8、小鹏 G6/9 高配/以及理想 L7 MAX 都采用芯片英伟达 Orin 芯片，其单块拥有 254 TOPS 的性能，使智能驾驶跨入新阶段，性能㊣上可达到 L4 级自动驾驶算力需求。

　　自动驾驶芯片迭㊣代快，算力㊣性能飞速膨胀。芯片厂、车企✅㊣也纷纷致力于研发更高算力的智能驾驶芯片，不落后于智能驾驶领域的竞争。目前智 能汽车领域已量产㊣的最大算力智能驾驶平台是华为 MDC810,算力达 400 TOPS。还未量产的芯片中，特斯拉二代 FS✅D 芯片算力预计达 480 TOPS，蔚来天㊣玑 NX9031 算力达 600 TOPS，英伟达的 Tho✅r 芯片将达 2000 TOPS。芯片算力性能飞速增长，更高性能的芯片量产上车将引领智能驾驶领域进入全新发展阶段。

　　智能汽车座舱分级，大屏化、交互性等智能属性增强。2023 年 5 月，中 国汽车工程学会发布《汽车智能座舱㊣分级与综合评价白皮书》，从人物、 车辆、环境三大方面融合的角度将✅智能座舱共划分为 5 级。随着等级的提升，智能座舱的人机交互、智能网联与场景拓展能力都会提升。智能座舱趋于多屏化，且屏幕之✅间具✅有联网、互动等功能。监测功能也逐渐增多，驾驶员、舱内监测以及健康监测等逐渐拓宽监测广度与细致度虚拟现实游戏。交互性也由响应乘客的被动交互向主动识别交互转变。

　　物质追求与精神需求均得到满足，智能座舱成为核心竞争点。智能座舱能够更好满足用户的物质价值追求，同时填补传统座舱无法满足的价值精神需求空白。高级别的智能座舱具有舱内、舱外全场景的主动感知、主动决✅策的能力，与智能驾驶融合，实现规划、决策、实施等多步骤自 动化处理，形成路面、车舱、云端㊣㊣一体化，为驾乘人员带来贴心、高效、 安全的“第三空间”行车体验。智能座舱凭借丰富和各种㊣差异化的㊣体验推动消费意愿提升亦成为车企在智能化上的核心竞争点。

　　智能座舱域控制器装配量显著提升，以单芯片多系统为主。根据佐思汽研，2023 年一季度，L1-L3 级带智能座舱域控制器的装配量为 96.5 万 台，同比增长 96.7%，渗透率 23.7%；二季度搭㊣载量为㊣ 132.6 万台，同比增㊣长 119.4%，渗透率 25.6%。智能座舱装配量显㊣著提㊣㊣升，渗透率也有㊣所增加。座舱域控制器以座舱 SoC 为核心，以单芯片多系统为主流方案， 其中芯片以高通芯片和 AMD 为主，占据近 90%份额。

　　座舱功能的丰富集成化、应用场景多样以及隐私数据的保护推动座舱域算力需求的提升。随着座舱智能化程度不断提升，座舱内功能越来越丰✅富的同时趋于集成化，一芯多屏、舱内感知技术融合、舱泊一体等新形态需要处理的数据量大、时间短，对算力需求持续上升。随着智能座舱等级的提升，应用场景由舱内拓展至舱外，交互对象由驾驶员转向✅所有 驾乘人员，并且由被动升级为主动交互，这些新的需求㊣均推动座舱算力需求的增长。座舱生态的丰富势必带来更多隐私信息的收集，对于隐私数据的处理与保护一定程度上也对座舱算力提出了更高的要求。

　　搭载高通 8295 芯片，智能座舱硬件算力水平新升级。2023 年 9 月发布的极氪 001 F㊣R 均宣布搭载高通第四代数字座舱8295 芯片，智能座舱体验全面升级。作为智能座舱最高硬件水平，8295 算力达到30TOPS，远超目前市场主流的高通 8155 芯片（8TOPS），并且 GPU 性 能提升2倍，3D 渲染能力提升 3 倍。高通 ✅㊣8295 增加集成电子后㊣视镜 CMS、AR HUD、驾乘人员监测、数据安全等多功能。芯片的高算力实现一芯多屏，同时支持 11 块屏显✅渲染和输出；支持视觉、听觉、动作等多模态信息处理与主动交㊣互；实现舱泊一体等新形态。高算力支持更丰 富集成化、个性化的座舱体验，成为智能汽车竞争的重点。即将上市的银河㊣ E✅8，零跑中大型 SUV 都宣布会搭载高通 8295，此外理想、蔚来、 小米、智己等多家车企也已经计划搭载 ✅8295。

　　智能座舱转为㊣用户“第三空间”，车载娱乐需求引发算力要求上升。随着汽车智能化的发展与技术提升，座舱不仅✅仅为出行工具，转向㊣用户的私人空间，驾驶者与乘客对于车辆休闲娱乐的需求㊣也逐渐显现。3D 娱 乐显示、游戏、沉浸式多样座舱模式体验、观影等多个娱乐场景均能带 给客户更舒适的体验感，成为各车企新车竞争的要点。但娱乐模式背后 的 AR HUD、计算机㊣视觉、驾驶员监控 DMS 技术、人机多模态交互等 多传感器数据的融合处理需要高算力的座舱平台支撑。

　　理想三块车内大屏与全景音响结合，打造旗舰级影音体验。高配版理想 L7 ㊣MAX 拥有三块 15.7 英寸 3K 大屏，分别放置于中控、副驾驶和后排 座椅上方。中控负责辅助驾驶调控，副驾驶与后排屏幕以娱乐功✅㊣能为主。屏幕采用超薄镀层 Anti-Reflective 技术，大大降低镜面效果大，即使在强光下，也能保㊣㊣证清晰度、不眩目。同时，屏幕采用㊣㊣低蓝光技术，能有 效地在娱乐之余保护用户视力。理想汽车运用 7.3.4 全景声音响系统，拥有 21 个专业级扬声器，功放最大功率 1920 瓦。利用 80 个麦克风㊣点 位和自研的音效算法，理想✅汽车可精准识别五个不同位置声学数据，让驾乘人员在不同的姿态下都能体验到精准的音乐方位。

　　理想汽车运用 2 块高通 8155 芯片，与 OTA 结合，支撑影音、游戏等娱乐体验。理想 L7 搭载 2 块 8155 芯片，其强大座舱算力不仅支撑三个车内屏幕同步播放，同时还可扩展 AR 等外接设备，全部应用平均启动速 度 1 秒以内，核心应用平均启动时间仅为 ✅530 毫秒，高算力保障快速响 应。除了硬件芯片外，理想汽车通过 OTA 不断迭代软件，以提升座舱 体验和增加丰富的娱乐应用，如调音大师、任务大师、不同影㊣音模式等。

　　智能✅驾驶、座舱多方面引发算力需求爆✅发性增长，但车载算力芯片技术未及时匹配。智能驾驶㊣技术不断升级，自动驾驶、辅助驾驶等级提升带来的更多传感器数据的融合等技术需要更高的算力支撑。智能座舱功能 的集㊣成化、丰富性、应用场景的多样化以及娱乐类功能的需求都推㊣动算 力需求的爆发性增长。但车规算力芯片也因受到摩尔定律放缓的影响， 性能未能相应提升。摩尔定律表示每 18-24 个月晶体管密度提高一倍，芯片性能随之增加而成本基㊣本保持原先水平。但随着生产 5 纳米芯片以来，摩尔定律出现放缓。在 24 个月的时间内，集成电路上元器件密度没有达到 1 倍，性能㊣也未能提高至相应水平，与算力需求的高幅度增长 形成反差。高算力、高性价比的芯片技术急需出现满足新智能化时代的 需求。

　　英伟达 Orin 芯片在目前量产上车的智能驾驶芯片中拥有最大算力，未来更高算力、更先进制程的芯片仍有待检验。一块 Orin 芯片算力达 200 TOP✅S，存储带宽 205GB/s，8 纳米制程。华为 MDC610 芯片算力㊣在 160TOPS，CPU 算力为✅ 220KDMIPS，7 纳㊣米制造工艺。地平线 的 芯片最大算力达 128 TOPS，同时地平线 整车智能平台搭 载 4 颗征程 5，AI 算力高达 512 TOPS，甚至还能拓展至 1024 TOPS。但距离全自动驾驶所需的 2000 TOPS 算力仍有差距。

　　智能座舱域芯片性能有所提升，但达到全认知座舱，实现基于中央控制器的多域融合还有一定距离。高通第四代座✅舱计算芯片8295为最新、性能最高的智能座舱✅芯片之一。5 纳米制程的高通 8295，整体 AI 算力达到了 30 TOPS，与前一代主流高通 8155 芯片相比，算力提升近 4 倍， G㊣PU 性能提升两倍，3D 渲㊣染能㊣力提升 3 倍。算力支持多模态交互、AR HUD、娱乐以及低阶辅助驾驶等功能。AMD V2000 芯片也将上车 Smart。V2000 基于“Zen 2” x86 核心架构，7nm 制程工艺和优化的高性能 ㊣Radeon 显卡。安托㊣拉计算㊣平台运用芯擎科技的 7nm 国产座舱 SoC，拥有 100K DMIPS 的算力和 900G FLOPS 的渲染能力。但目前来看，智能座舱域芯片的竞争加剧，对于功能价值、性能的需求不断提㊣升。智能座舱与智能驾驶的架构与算力需求存在差异，大部分智能汽车存在两个架 构、两款芯片。未来汽车中央计算架构的实现㊣需要跨域融合，对汽车的 “核心大脑”智能芯片㊣的多方面性能提出更高要求。

　　汽车行业产品更新迭代快、竞争激烈，车企需要灵活研发、降低成本。随着汽车智✅能技术不断提高，消费者对于汽车的“第三空间”需求促使 车企不断提升汽车的智能功能更新与汽车产品迭代，以在激烈的竞争中更好地占据汽车市场份额。面对激烈的智能汽车产业竞争，车企需要找 到降本增效的新方案，降低生产成本的同时，增大研发的灵活性，降低㊣ 产品、功能✅的迭代周期。

　　更多新竞争车企入局智能汽车，汽车品牌增多，产品更新迭代速度快。最初智能电动汽车品牌仅有特斯拉，车型更新速度大致为 2-3 年，而随着汽车智能化进程加深，传统车企、新电车品牌以及科技公司纷纷投身智能汽车制造，显著提升竞争激烈程度，产品迭代✅速度增快，功能也不断上升。2023 年，包括电车领军品牌特斯拉、国产电车头✅部品牌✅蔚来、 理想、小鹏和传统车企长安等多个品牌推出新款智驾汽车，推进汽车智能化转型。

　　相较新车产品的迭代周期，车规验证的周期较长，与激烈的竞争环境难以相适。与传统消费类电子芯片相比，车规芯片的标准要求更高，对工作环境有更高㊣的要求，开发验证的费用、门槛、周期都更高，需要通过一定✅审核标准，因此✅具有更高的要求和周期。具体来说，车规芯片进入市场需要满足验证条件零失效的供应链质量管理标准 IATF 16949 规范 和 AEC 可靠性标准。IAT㊣F16949 规范主要针对汽车制㊣造厂和其直接零 部件供应商，参与汽车行业产品加工增值环节。AEC-Q100 是针对 IC 集 成电路的验证规范，确保实际使用中器件能够通过应力测试达到一定的 品质和可靠度。

　　AEC-Q100 为车规芯片的重要规范。AEC-Q100 成为汽车电子品质与可靠性验证标准，为客户提供统一可具参考性的标准规范，提前为生产商排除芯片可能存在的潜在故障。AEC-Q100 表明芯片在设计，制造，封 装，测试和量产等各个阶段所需要的相关验证以及卡控标准，具体✅包含 7 大类、41 项✅的测试。AEC-Q100 Rev-H 的验证流程大致分为：Gro㊣up A（加速环境应力测试）、Group B（加速工作寿命测试）、Group C（封 装完整性测试）、Group D（晶圆级可靠性测试）、Group E（电性验证测 试✅）、Group ✅F （可筛选性测试）、Group G（密封型封装完整性测试）这 7 大类。

　　现有车规芯片研发方㊣案难以满足激烈智能汽车竞争环境。现有车规芯片研发时间较长，车规验证的时间标准也✅较高，欠缺灵活✅性，难以与激烈竞争下所需要的高㊣速迭代产品相适应，欠缺研发的灵活性。同时，现有车规芯片研发方案成本较高，难以实现成本优势，更好占据市场。激烈的智能㊣汽车市场竞争呼唤更具灵活性与性价比的算力芯片技术方案。

　　摩尔定律失效，Chiplet 有望延续摩尔定理满足车载芯片算力。近几年摩尔定律✅逐渐失效，芯片性能放缓。Chiplet㊣ 技✅术使用大量良率更高、成 本㊣更便宜的小芯粒（die），然后在一个封装内通过基板互连成为一个完 整的复杂功能芯片。运用 Chiplet 技术，芯粒可快速集成，性能提升的 同时增加产品的灵活度，提升新智能汽车、智能功能的上市速度，满足 激烈竞争的智能汽车市场的需求。

　　Chiplet 集成技术包括水平和垂✅直方向，满足车载㊣芯片更高算力需求。Chiplet 集成技术中，多个 Chiplet 通过基板互连组成一个芯片系统。常用的基板包括硅基板和有机基板等。有机基板成✅本低，互连线的性能好，有利于信号的远距离高速传输，但互连线的密度相对较低。硅基板中互连线的密度比有机基板高，硅基板拥有远超有机基板的封装㊣水平，但成 本较高。将有机基板与硅基板混合可以起到降本增效的作用。此外 Chiplet 的集成拓展至水平与垂直两个方向，混合结构下 Chiplet 集成技术具有更高的算力，支撑车载芯片高算力，智能汽车㊣高性能。

　　Chiplet 集成技术提升算力芯片良率。由于智能驾驶领域更高的算力需 求，相较于传统消费㊣㊣级㊣芯片，算力芯片的尺㊣寸要求提升。英伟达的主流产品 AI 加速卡，裸片尺寸已超过 800mm2。但随着处理器的核㊣增多，芯片复杂度增加，单颗 SOC 接近制造瓶颈。Chiplet 将单颗 SOC 的不同功能模块分解，拆分为独立的小芯粒，缩小单颗芯粒面积，由此提升良率、 降低成本。

　　Chiplet 应用解决内存速率瓶颈。高算力应用需要更高的内存速率，HBM 高带宽存储器可突破内存速率瓶颈，运用 3D 先进封装技术垂直堆叠 DRAM，并与 GPU 共同封装于 Interposer。DRAM 堆叠属于 3D 封装， 与 GPU 共同封装属于 2.5D 封装，均为实现 Chiplet 的核心技术。

　　C㊣hiplet 架㊣构可容纳更多计算核心，整体提升芯片算力。Chiplet 创新使用的 Interposer 或其他中介层，可将多颗计算核心 die 共同✅封装，进而✅提高芯片㊣的算力性能。苹果的 M1 Ultea 芯片通过 RDL 载板，实现两颗 M1 Max Die 的拼接。壁仞科技的 BR100，将两颗 die 合封在一块 Interposer 上，浮点算力达到㊣ 1000T 以上、定点算力达到 2000T 以上，打破算力记㊣录。

　　Chiplet 集成技术满足生产灵活性的✅基础上具有更高性价比。面对存储 器、数字逻辑、模拟等不同功能芯片的工艺不同，Chiplet 集成技术可灵 活满足不同工艺的异构要求。同时 Chiplet 可在不同产品中实现复现， 提升生产的灵活性，降低研发周期。Chiplet 的生产㊣方案中芯粒因为面积 减少，良率有所提升，成本得以降低。Chiplet 对不同功能和制程芯片的 异构组合，可实现更优的芯片集成组合，控制芯片产㊣品整体性价比。台积的 Chiplet 和 3D 封装技术起步㊣早，SoIC、InFO 和 CoWoS 等均是其 3DFabric 技术平台的封装技术。3DFabric 技术平台包含台积电前端 芯片堆叠 SoIC 技术和后端先进封装 CoWoS 和 InFO 技术，这些技术满 ㊣足了降本增效的功能，解决先进制程性价比的问题。

　　InFO 是第一个全晶圆异质集成技术，在带宽密度和 PDN 阻抗上具有显著优势。InFO 是针对高性能计算升级的 Chiplet 封装技术，随着 HPC 技术的不㊣✅断发展，InFO_oS㊣ 的面积和功率也随之增长，达到 2.5Ret、 51.2Tbps 和 112Gbps。相比 Benchmark ㊣MCM，InFO_SoW 的尺寸较小， 具有高带宽密度特性，带宽密度为 Flip-㊣Chip MCM 的 2 倍。C2C 通信延 迟和 PDN 阻抗也较低，其 PDN 阻抗仅为百分之三，同时节省 15%的互连功率。

　　第五代 CoWoS-S 技术应用新的热界面材料和硅通孔技术，在导热和互 连性能上更进一步。CoWoS-S 技术已经✅应用超 10 年，其技术、品质✅均有㊣所保证。相较第三代技术，第五代 CoWoS-S 的晶体管数量将增加20倍，中介层面积也㊣会提升 3 倍。第五代封装技术将封装 8 ✅个128G的HBM2e 内存和2 颗大型 SoC 内核，采用更厚的金属层（5Mi）、eDTC*✅ 和 HBM2e，推动高性能计算进一步发展。

　　Chiplet 降低研发周期，提升车企的研发速度与竞争力。与 SoC ✅芯片相比，Chiplet 技术在设计阶段便考虑不同的计算单元与功能单元，将整块芯㊣片分解后，每部分采用最适配的制程工艺进行加工处理，再利用先进 封装技术将其合封在一起。因此，Chiplet 方㊣案可通过优化每一块㊣小芯片，在达到相同算力的前提下拥有更高的芯片良率。同时，将大块的 SoC 芯 片按功能板块拆分成小✅芯粒，可减少重复的设计与验证环节，运用先进封装技术对芯片的部分单元进行选择性迭代，大幅降低研发设计的难度，缩短研发周期，提升产品的迭代速✅度，进而提✅升车企的研发速度✅与竞争力。

　　Chiplet 灵活性和平台化能力解决不同品牌、车型多样化的问题。Chiplet 具有 IP 模块复用的优势，在 Chiplet㊣ 技㊣术下，不同车企能够直接购买晶圆进行封装、测试，可以按模✅块选择性价比最高、最合适的工艺制㊣程，针对独㊣特的车型，减少重复的研㊣发支出，实现更好的成本控制和更快的产品上市时间。

　　Chiplet 运用先进封装技术，通过小芯片重复使用，降低新产品研发成 本，提高芯片集成度，实现降本增效。Chiplet 通过多个芯片的合封集成， 可突破单个芯片的集成上㊣限，提高芯片算力性能。采用先进封装技术的 Chip㊣let 可选择性地对部分芯片单元进行迭代，保留合格的裸片，进而形 成新的芯片产品，有效缩短芯片研发周期，节约研发投㊣入成本，实现降 本增效。运用 Chiplet 异构集成技术，打造算力可扩展异构计算平台， 支持统一软硬件开发环境，突破卡脖子问题，规避对先进晶圆工艺和先 进封装技术的依赖。

　　Chiplet 带来新的✅设计芯片思路，更贴近客户需求。Chiplet 并不是延续 先进制程，而将不同的功能单元停留在最适配的工艺节点上，Chiplet 封㊣ 装不同裸片，形成一个新的多功能芯片。原本芯片产业✅链为设计、制造、 封装后，销售㊣✅给客户，Chiplet 将其改变为先了解客户的需求再封装，再 制造。在 UCIe 联盟中谷歌、微软、Meta 三家公司，均率先展开新的芯 片设计思✅路与产业链。Chiplet 利用小芯片从软件到硬件设计芯片，让芯片更加贴近客户需求，满足客户的个性化定制。

　　通过小芯片组合✅实现灵活、多元的产品矩阵，应用于不同驾驶背景与应用模式将为不同车企、不同车型提供灵活的芯片组合方案。在 Chiplet 架 构下，可以自✅动驾驶的等级和座舱的智能化程度为区分，将 Chiplet SoC芯片底座为基石，根据不同㊣㊣车企、车型在智能驾驶、智能座舱㊣的差异化要求，定制算力扩展小芯片 NPU 芯粒和 CGPU 芯粒，实现从低到高多 层度的智能驾驶应用，由车道 ACC、APA、高速 NOA 到城市、端到端 NOA，从一机多屏的中端座舱到后排娱乐屏、游戏娱乐等高级座舱、游戏盒等座舱板块定制。车载 Chiplet 算力架构将使主机厂客户灵活选配车载芯片组合，实现产品差异化竞争优势，满足多样化和快速迭㊣代的市场需求。

　　1、如欲获取完整版PDF文件，可以关注钛祺汽车官网—智库，也可以添加钛祺小助理微信，回复“报告名称：车载Chiplet技术产业研究：智能汽车算力架构新范式”

　　3、钛祺智库持续更✅新、收录行业深度技术文章、研究报告，并不定期上传行㊣业专家特约文章，为汽车行业朋友提供专业支持。